19日本国特許庁(JP)

⑩特許出願公開

® 公開特許公報(A) 平4-100089

⑤Int. Cl. ⁵

識別配号

庁内整理番号

個公開 平成4年(1992)4月2日

G 09 G 3/36

8621-5G

審査請求 有 請求項の数 2 (全7頁)

図発明の名称 アクテイプマトリクス液晶ディスプレイの階調表示駆動回路

②特 願 平2-217070

20出 願 平2(1990)8月20日

⑩発明者 髙橋

幸 男

東京都千代田区内幸町1丁目1番6号 日本電信電話株式

会补内

@発明者 增森

忠昭

東京都千代田区内幸町1丁目1番6号 日本電信電話株式

会社内

勿出 願 人 日本電信電話株式会社

東京都千代田区内幸町1丁目1番6号

四代 理 人 弁理士 中村 純之助

明細書

1. 発明の名称

アクティブマトリクス被 品ディスプレイの 階 関表示駆動回路

2. 特許請求の範囲

- 1 ・繰り返し性のある階調基準信号をサンプールドグリス電圧を保持するn個のサンプルドロのある階調基準信号をサンプルドロのある階調基準信号をリンプルドロの路間には、nののでは、nののでは、nののでは、nののでは、nののでは、nののでは、nののでは、nののでは、nののでは、nののでは、nののでは、nのででは、nのででは、nのででは、nのででは、nのででは、nのででは、nのでででは、nのででは、nのででは、nのででは、nのでででは、nのでででは、nのでででである。
- 2. 請求項1記載のサンプルホールド回路を一つ の階間レベル信号に対して2系統設け、選択信

号により一方の系統のサンプルホールド回路から階間レベル信号を出力している間、他方の系統のサンプルホールド回路は階間基準信号をサンプルホールドすることを特徴とするアクティブマトリクス液晶ディスプレイの階調表示駆動同路。

3. 発明の詳細な説明

(産業上の利用分野)

本発明はOA機器に適用されるアクティブマト リクス被晶ディスプレイを階調表示させるための 被品駆動回路に関する。

〔従来の技術〕

コンピュータ増末、パソコンの携帯型が普及しており、薄くて軽量で、目に優しい被品ディスプレイが多量に使用されている。情報表示の内容が高度化されるに伴いカラー表示と階調表示の必要性が高まっている。被品ディスプレイを駆動する方式は大きくわけて単純マトリクスとアクティブマトリクスの2種類がある。単純マトリクス方式は上下のガラス基板に又方向・Y方向にストライ

プ状の透明電極を設けて、交差する画素を直接外の透明電極を設けて、交差を取動する。アクティがの途線膜次走査により時分割駆動する。アクティグを画素にスイッチで、スカーのではない、では、液晶をスタックを取動するを取動力が、大きので、変数と、変数が、し、表示ので、で、なり、高品位な表示品質を持っている。、高品位な表示品質を持っている。

れていることから、ディジタル化された表示データを入力するディジタル方式のデータ線駆動方式がある。「日立、カタログ、HD66310

(1990)参照」この方式は、例えば16階調 表示の場合、16レベルの階調レベル信号を外部 から入力し、4ビットの表示データをデコードし て16レベルの階貫レベル信号から対応するレベ ルを選択して、データ線を駆動する構成がとられ ている。このようにディジタル回路を用いた構成 であるので、表示データの転送速度が高速になっ ても駆動回路の転送速度に見合うまで複数系統の 表示データを並列入力して並列処理が簡単にでき る。しかし、この構成をLSI化した場合、階類 信号を入力するために、16本と入力端子数が増 大し、さらに表示データがディジタル化されてい るのでますますLSIの端子数が増大して、LS Iの実装が困難になるという欠点がある。階詞信 号の入力端子数は階額レベルを n とすると 2 * と なるので陪詢レベルが増えれば増えるほど急激に 増大する。このためますますLSIの実装上の間

ようなアナログ方式のデータ線駆動回路は100 本前後の出力線を有するLSIが実用化されている。一方最近最も多く用いられているパソコン (顕素数640×400あるいは640×480) の表示データの転送速度は20MHz~30MHz であり、RGBの三原色を考慮すると60~90 MHzと極めて高速である。

なお、この種の技術が記載されている文献として、"日立、カタログ, HD66300 (1990)"がある。

〔発明が解決しようとする課題〕

題が大きくなる。

本発明の目的は、階調レベル信号の生成回路を 工夫することにより、外部端子数が少なく、また 高速データ転送を必要とするコンピュータ端末の 被品ディスプレイでも容易に駆動できるアクティ ブマトリクス被品ディスプレイの階調表示駆動回 路を提供することにある。

[課題を解決するための手段]

(作用)

本発明の作用については、次の実施例の説明中の、特に第1回回路の動作説明において詳述する。 (実施例)

以下、本発明の実施例を図面を参照して説明す る。第1図は本発明の実施例を示す構成図である。 第1回では説明を簡単にするために、8階詞を表 示するための範動回路で説明する。10は階調レ ベル信号 V 1 , V 2 , …… V 8 を出力する階調 レ ベル生成回路であり、シフトレジスタ11と8個 のサンプルホールド回路12, 13……19から なる。シフトレジスタ11は8個のレジスタR1 ~R8を直列に接続した構成であり、クロック信 号(C L K 2 信号)によりスタートパルス信号 (SP信号)をレジスタR1から順次R2…… R8へ転送する。各サンプルホールド回路はアナ ログスイッチ1、電圧を保持するコンデンサ2、 アナログパッファ回島3からなる。サンプルホー ルド回路12,13……19のアナログスイッチ 1はそれぞれシフトレジスタ11内のレジスタ R 1 , R 2 … … R 8 に接続され、レジスタの内容

信号)をサンプリングする。コンデンサ2はアナ 。ログスイッチがONのとき、 Vref信号より電荷 がアナログスイッチ1を介して供給される。アナ ログスイッチ1がOFFになると、サンプリング 時のVref信号の電圧を保持する。アナログバッ ファ回路3はコンデンサ2に保持された信号を外 部回路へ駆動するためのパッファ回路である。 30はn個のレジスタSR1, SR2……SRn を直列に接続したシフトレジスタであり、 3 ピッ トのディジタル表示データD1, D2, D3を表 示データの転送クロックであるCLK1信号によ り、SR1から順次SR2……SRnに転送する。 **40はn個のラッチ回路LAT1,LAT2……** LATnからなるラッチ回路群である。一走査期 間の表示データがシフトレジスタ30に転送され ると、ロードパルス信号(LP信号)によりレジ スタSR1、SR2……SRnのデータがそれぞ れラッチ回路LAT1,LAT2……LATnに 一走査期間毎に転送される。50は莆雪レベル信

でON/OFF制御され、階調基準信号(Vref

第2 図は第1 図の幣調レベル生成回路10 の動作を詳細に説明するタイミング図である。第2 図を併用しながら第1 図の実施例の動作を説明する。 8 クロック周期のSP信号が第2 図のように階襲レベル生成回路10 に入力されると、CL K 2 信 号に同期してSP信号の内容が順次レジスタR1、R2……R8へ転送され、各レジスタRiはCL K2信号の一周期分のパルスを順次出力する。 SP信号は8クロック周期の繰り返し信号であるので、各レジスタRiは8クロック周期で第2図のようなパルスを出力する。 精調基準信号 Vref 信号として第2回に示す三角波を考えてルルホールド回路12のアナログスイッチ1がONに、Vref 信号線から電荷がコンデンサ2に供持される。

使って、アナログスイッチ1によるサンプリング時の電圧V1が保持され、アナログバッファ回路3を介して階調レベル選択回路へ供給される。以下レジスタR2~R8が順次パルスを出力し、サンプルホールド回路13~19はVref信号を順次サンプリングして階調レベル信号V2~V8を出力する。このような動作を8クロック周期毎に繰り返すことにより、階調レベル生成回路10

特開平4-100089(4)

はVref信号の電圧値を均等に分割して得られた 8レベルの階調レベル信号を出力する。デコーダ 回路51は3ピットの表示データをデコードして、 マルチプレクサ回路52を駆動する。例えば、表 示データが"011"だとするとデコーダ回路 51の3番端子がONし、対応するマルチプレク サ回路52のアナログスイッチだけがONして陪 調レベル信号V3が選択される。この陪餌レベル 信号V3はアナログバッファ回路60により液晶 ディスプレイのデータ線に供給される。

以下同様にして3ピットの表示データに基づいるというの表示データにもの表示データにもの表示が関するには極性の異なる。被量を駆動するには極性の異なが、と変互に印かるを要素に対しない。第2図の右側部に示すればよい。第2図のタイミング例では、一走変期間(1 H, Hsは水平同期合の正常に関いる。しかしながら、アクティブマトリクスをは遅れる。しかしながら、アクティブマトリクスをは遅れる。

く、またデータ線の配線容量、配線抵抗が大きいため、駆動回路が画表に所定の電荷を供給するのに十数μsオーダの時間がかかる。このため、一 走査期間の前半で階調レベル信号を安定にすることが必要であり、SP信号とVref信号の繰り返 し周期は数μs以下とする必要がある。

スイッチであり、20と21でマルチプレクサ回 路を構成し、各サンプルホールド回路に接続され る。選択信号(FR信号)がONの時は、サンプ ルホールド回路12-1,13-1……19-1 にホールドされた正極性の階篇レベル信号(Vi) が選択され、階貫レベル信号線V1,V2…… V8に出力する。FR信号がOFFの時は、サン プルホールド回路12-2,13-2……19-2にホールドされた負種性の階調レベル信号 (- V i) が選択され、階調レベル信号線 V 1, V 2 … … V 8 に出力する。 2 2 及び 2 3 は A N D 回路であり、22と23でスイッチを構成してい る。FR信号がONの時は、サンプルホールド回 島12-2,13-2……19-2のアナログス イッチ1はシフトレジスタ11の各レジスタに接 統されてON/OFF制御され、Vref信号をサ ンプリングする。他方のサンプルホールド回路 12-1, 13-1 -- -- 18-14 -- 19-724 ッチ1がシフトレジスタ11と切離されるので、 FR信号がOFF時に Vref信号をサンプリング

した電圧を保持する。FR信号がOFFの時は、 逆の動作を行い、サンプルホールド回路12-1, 13-1……19-1はVref信号をサンプリン グし、サンプルホールド回路12-2,13-2 ……19-2は電圧を保持する。つぎに第4図を 用いて、階間レベル信号V5に着目して動作を説 明する。Vref信号として、一走査期間で正負の 極性を繰り返す三角波を考える。被暴の交流化信 号に相当するFR信号がONの時、サンプルホー ルド回路15-1はアナログスイッチ1がOFF となるので、一つ前の走査期間で正極性のVref 信号をサンプリングした電圧V5を保持し、この **電圧が階調レベル信号VSに出力される。またサ** ンプルホールド回路15-2はアナログスイッチ 1がシフトレジスタ11の制御を受けるのでサン プリング動作を行う。すなわち第2因で説明した ように所定のパルスを入力すると、負傷性の Vref信号をサンプリングし、電圧-V5を保持 する。次の周期でFR信号がOFFになると、サ ンプルホールド回路15-1と15-2は第4回

特開平4-100089 (5)

に示すように逆の動作をし、階間レベル信号 V 5 は 負 極性の電圧 ー V 5 を出力する。以上説明したように、第 3 図の階間レベル生成回路では、第 1 図の実施例と異なり一つ前の走査期間で階間レベル選択回路 5 0 へ出力する階間レベル信号が確定する。

尚、本発明の実施例ではVref信号、SP信号してLK2信号を外部から供給する世界を外部の変施例では発生を開いて発生を発生を開いてあるとの発生を開いている。で表には明白では、一様のサンプルールを開けている。では、一様のサンプルではである。の様式というでは、一方の間に関している。では、クリングスクロのでは、では、クリングスクロのでは、クリングスクロのののでは、クリングスクロのののののでは、クリングスクロののののののでは、クリングスクロのでは、クリングでは、クリングでは、クリングでは、クリングでは、クリングでは、クリングでは、クリングに、アーバッののでは、クリングに、保持に関いている。他がスクロングでは、クリングに、保持に関いて、のは、クリングに、保持に関いて、クリングに、保持に関いて、クリングに、保持には、クリングに、保持には、クリングに、保持には、クリングに、保持には、クリングに、保持には、クリングに、保持には、クリングに、保持には、クリングに、保持には、クリングに、のは、クリングに、クリングに、クリングに、クリングには、のは、クリングには、クリング

きる。さらに陪算レベル生成回路はシフトレジス タ、アナログスイッチ、コンデンサ及びアナログ アンプから構成されるので、本発明による駆動回 路をLSI化するのは容易である。また外部端子 数が少ないので安価なLSIとなり、LSIの実 装も簡単になる。他の利点は、表示データがディ ジタルであるので、表示画楽数が多く、高速なデ 一タ転送速度を必要とする場合にも、表示データ を並列に複数系統入力させて並列処理させること により、容易に対応できる。このときのハードゥ ェア負担はシフトレジスタとラッチ回路群のロジ ック回路であり、LSI化しても僅かである。さ らに他の利点は、被晶の電圧透過特性に合わせて リニアな階調表示特性を得るように電圧値を補正 するいわゆるヶ補正を簡単に行えることにある。 この方法には二つの方法がある。第1の方法は階 調基準信号にγ補正を施した三角波を印加する方 法である。第2の方法は糟賞基準信号をサンプリ ングするクロックの間隔をャ補正値に合わせて変 える方法である。

カしても同様の動作をする。また第4図のタイミング図はFR信号、Vref信号の極性を水平走査期間毎に変える実施例であるが、これを垂直走査期間で極性を変えても同様の動作をするのは明白である。

(発明の効果)

以上の表示を信出である。 がある。 がないでは、 がいでは、 がいでは、 がいでは、 がいでは、 がいでは、 がいでは、 がいでは、 がいでいるが、 がいているが、 がいているが、 がいているが、 がいているのが、 がいているが、 がいでいるが、 はいないるが、 はいないが、 はいない

4. 図面の簡単な説明


第1 図は本発明の第1 の実施例の回路構成図、 第2 図は第1 図中の階質レベル生成回路の動作を 示すタイミング図、第3 図は本発明の第2 の実施 例の回路構成図、第4 図は第3 図回路の動作を示 すタイミング図である。

(符号の説明)

- 1…アナログスイッチ
- 2…コンデンサ
- 3…アナログバッファ回路
- 10…階調レベル生成回路
- 11…シフトレジスタ
- 12~19…サンプルホールド回路
- 20,21 ... アナログスイッチ
- 30…シフトレジスタ
- 40…ラッチ回路群
- 50…階類レベル選択回路
- 51…デコーダ回路
- 52…マルチプレクサ回路
- 60…アナログバッファ回路


BEST AVAILABLE COPY

特開平4-100089(6)



第1の実施例の構成図

第 | 図




第1の実施例のタイミング図

第 2 図


BEST AVAILABLE COPY

特廟平4-100089 (7)



第2の実施例の構成図

第 3 図



第2の実施側のタイミング図

第 4 図